En PLD består av en serie av kombinatoriske kretser , eller porter , og flip- flops . Kombinasjon logiske kretser er kretser der produksjonen er avhengig hele tiden på en kombinasjon av sine innganger ; flip-flops er kretser som har to stabile tilstander, som hvert tilsvarer en av to alternative inngangssignaler. Kombinasjonen logiske kretser og flip- flops er arrangert i fullt sammenhengende grupper kjent som macrocells , slik at en boolsk uttrykk - et uttrykk som evalueres til enten "true" eller " false" - . Kan bygges inne i hver macrocell
PLD Fordeler
Den mest åpenbare fordelen med en PLD over en CPLD er at en enkelt mikrobrikke krever mindre areal, ledninger og strøm enn flere sammenkoblede microchips . Videre er en PLD -brikken utformet for fleksibilitet , slik at hvis en endring i logikken som er nødvendig kan den oppnås ved å erstatte en PLD -brikke med et annet uten rewiring kretsene som brikken er koblet til. PLD chips var faktisk denne typen fleksible logikk design i maskinvare .
CPLD
En CPLD er den første type chip som tillot logisk mer kompleks enn en PLD , men kanskje ikke nødvendigvis være fysisk større . I motsetning til en PLD , kan de macrocells innenfor en CPLD ikke være fullt ut sammenhengende . Som et resultat , selv om en CPLD inneholder nok kombinatoriske kretser og flip - flips å støtte en bestemt maskinvarekonfigurasjonen - i hvert fall i teorien - det kan ikke støtte at konfigurasjonen i praksis
. CPLD Fordeler
den økte kompleksiteten i en CPLD tillate det å være programmert med flere logiske ligninger enn en PLD og derfor å bli satt til et bredere spekter av bruksområder . En CPLD kan brukes på samme måte som en PLD for enkle applikasjoner som adressedekoding, men er oftere anvendes for høy-ytelse logikk -programmer , slik som strøm -sekvensering , spenningsnivå oversettelse og tidsstyring . Jo kortere oppstartstid og forsinkelse av en CPLD gjør det best til en annen type programmerbar logisk enhet , kjent som et felt - programmerbar gate array ( FPGA ) , i mange programmer .