Hvordan kode en datasti Med VHDL

VHDL står for Virtual Hardware dekryptering språk . Det er først og fremst brukes i maskinteknikk for å utforme elektronisk automatisering og å skape logiske kretser . VHDL støtter synkende og stigende array . En VHDL databane bestemmer hvordan dataene blir sendt gjennom et system. Databanen faktisk ikke opprette data , definerer det bare dens mulige ruter . Når du oppretter en databane i VHDL , må du bestemme data banen sammensetning og dens arkitektur . Instruksjoner
en

Erklærer bibliotekfunksjoner. For eksempel , hvis du ønsker å erklære en standard logikk regnefunksjon , vil koden se slik ut :
"bibliotek IEEE;
bruke ieee.std_logic_arith.all ; "
2

Definer din data banens porter . For eksempel : en

" enhet datasti er
port ( clock_dp : i std_logic ;
rst_dp : i std_logic ;
imm_data : i std_logic_vector ( 15 downto 0 ) ; "

data banens porter vil avgjøre hvordan og hvor dataene flyter . Du er essensielt å avgjøre hvor data er innspill og hvor det er utgang .
3

Lukk data banen port-oppføring ved hjelp av følgende kode :
");
slutten datasti ; "
4

Bestem den arkitektoniske strukturen på data banen . Du vil trenge å liste opp komponentene , hva komponentene er omfattet av og hvordan data flyter til og fra hver komponent . For eksempel , ville eksempelkode for å opprette et register fil se slik ut :

"komponent reg_file er
port ( klokke : i std_logic ;
rst : i std_logic ; "
5

Lukk den arkitektoniske utformingen ved å avslutte struktur ved hjelp av "end struct ; "

.